傳統(tǒng)多片芯封裝與FOWLP

FOWLP有幾種變體,每種都使用稍有不同的制造步驟。FOWLP組件可以使用模壓優(yōu)先(mold-first)流程創(chuàng)建,片芯面朝下或面朝上安裝,或者使用RDL優(yōu)先(RDL-first)組件。

模壓優(yōu)先方法

片芯使用臨時粘合層或熱釋放層連接到載體上,然后將其模制到封裝中。如果片芯面朝下安裝,接下來的步驟是釋放臨時層,連接RDL,形成完成封裝的焊球。如果片芯面朝上安裝,則需要一些附加步驟。

首先,單個片芯I/O連接必須通過在其上添加銅柱來擴展,然后再進行二次成型。成型后,嵌條的背面必須接地,在連接RDL和形成焊球之前露出支柱。

RDL優(yōu)先方法

RDL使用臨時釋放層連接載體,而片芯連接到RDL。然后是組裝成型、載體釋放、焊錫球成型。這兩種方法的最后一步都是將組件分開,使這些組件整體形成單獨的器件。

FOWLP技術的兩種方法

這些方法具有不同的成本和性能權衡。在成本方面,模壓優(yōu)先面朝下方法避免了制作銅柱和研磨,因此制造成本較低;最適合低I/O數(shù)的應用;但是,存在著片芯移位、晶圓翹曲等問題,限制了在復雜多芯片封裝中的應用。

面朝上的方法減少了這些問題,并在熱管理方面有優(yōu)勢,因為芯片背面完全暴露,有利于散熱。

在性能方面,與其他兩種方法相比,面朝下的方法的連接路徑更短。這兩種方法都有銅柱,可以將連接延伸到RDL,同時在芯片下有一層材料,增加了連接之間的寄生電容,從而影響了其高頻性能。

2．5D到3D IC封裝的關鍵是TSV

在2．5D封裝中,片芯采用堆疊或并排放置在基于硅通孔(TSV)的中間層頂部。底部的中間層提供芯片之間的連接。2．5D封裝技術是傳統(tǒng)2D IC封裝技術的一個進步,它使跡線和空間更加精細。

2．5D封裝通常用于高端ASIC、FPGA、GPU和內(nèi)存。2008年,Xilinx將其大型FPGA分成了四個更小、良率更高的芯片,并將這些芯片連接到一個硅中間層上,從而誕生了2．5D封裝,最終成為流行的高帶寬內(nèi)存(HBM)處理器集成。

TSV連接的功能完整的3D封裝

在3D IC封裝中,邏輯片芯堆疊在一起,通過銅TSV在硅芯片之間實現(xiàn)垂直互連,并使用有源中間層連接片芯。與通過導電凸點或TSV將元件堆疊在中間層上的2．5D不同,3D IC封裝采用多層硅晶圓并通過TSV將元件堆疊在一起。

TSV是2．5D和3D封裝解決方案中的一項關鍵技術,它提供了一種穿過片芯硅晶圓的垂直互連。這種封裝是以晶圓形式制造的,里面填充了銅。TSV是一種穿過芯片整個厚度或基板延伸的長通孔電氣連接,它創(chuàng)建了從芯片一側到另一側的最短路徑。然而,TSV除了自身顯著的電氣特性外,還對其附近的器件和互連的電氣行為產(chǎn)生間接影響。

為了精確地模擬一個2．5D/3D異構系統(tǒng),設計者需要從這些2．5D/3D元素的物理結構中提取精確電參數(shù)的工具,然后將這些參數(shù)輸入行為仿真器。利用完整組件裝配的3D數(shù)字孿生模型,設計者可以準確地提取出2．5D和3D模型中的寄生性,以分析性能和適當?shù)膮f(xié)議遵從性。

值得注意的是,2．5D和3D堆疊都會產(chǎn)生各種偶然的物理應力,例如在安裝過程中基板翹曲和碰撞引起的應力。設計人員必須能夠分析這種芯片封裝交互作用引起的應力及其對器件性能的影響。一旦封裝接近完成,需要導出精確的3D封裝熱模型,以便在詳細的PCB和全系統(tǒng)熱分析中使用,進而對系統(tǒng)外殼進行最終調(diào)整,并優(yōu)化自然和/或強制冷卻。

3D IC封裝的熱仿真